Ref #	Hits	Search Query	DBs	Default Operator	Plurals	Time Stamp
L2	510	gate adj (insulator insulating) near3 (ferroelectric or high-k sbt pzt)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/03 10:34
L3	161	gate adj (insulator insulating) near (ferroelectric or high-k sbt pzt)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/03 10:34
L4	161	(ferroelectric or high-k sbt pzt) near gate adj (insulator insulating)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR ·	OFF	2006/10/03 10:34
L5	10	4 not 3	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/03 10:34
L6	10	3 not 4	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/03 10:35
L8	20	5 or 6	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/03 10:35
L9	5	8 and @ad<"19971224"	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/03 10:36

						
L13	7	("4902646" "5225704" "5278105" "5281555" "5410161" "5441915" "5441916").PN.	US-PGPUB; USPAT; USOCR	OR	OFF	2006/10/03 11:35
L15	6	13 and dummy	US-PGPUB; USPAT; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/03 11:37
L16	4	13 and dummy with gate	US-PGPUB; USPAT; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/03 11:42
L17	1	("5,698,902").PN.	US-PGPUB; USPAT; USOCR	OR	OFF	2006/10/03 11:42
L18	5762	(257/295,213,296,E21.664,E27.104). CCLS.	US-PGPUB; USPAT; USOCR	OR .	OFF	2006/10/03 11:43
L19	375	18 and dummy	US-PGPUB; USPAT; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/03 11:45
L20	52	18 and dummy adj gate	US-PGPUB; USPAT; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/03 11:45
L21	2	20 and @ad<"19971224"	US-PGPUB; USPAT; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/03 11:47
L22	82	19 and @ad<"19971224"	US-PGPUB; USPAT; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/03 11:49

	·					
L23	33	22 not dummy adj (cell word adj line)	US-PGPUB; USPAT; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/03 11:50
S8		JP-09321248-\$ or JP-11251554-\$	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 09:56
S10	2	1996JP-0138082 or 1998JP-0365265	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 10:59
S11	6	"6320214"	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 11:18
S12	2	S11 and (dummy inoperable)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 11:57
S13		("6320214").PN.	US-PGPUB; USPAT; USOCR	OR .	OFF	2006/10/02 11:18
S14	·1	S13 and (dielectric adj constant or ferroelectric)	US-PGPUB; USPAT; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 11:19
S15	5918	(MATSUDA-A\$ or NAGANO-Y\$ OR UEMOTO-Y\$ OR FUJII-E\$).IN.	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 11:57

		LASI Searci				
S16	34	S15 and (dummy inoperable)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 11:57
S17		S15 and (dummy inoperable) with (transistor capacitor)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 11:59
S18	6	S15 and (dummy inoperable) with capacitor and (ferroelectric or dielectric)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 12:43
S19	0	S15 and (dummy inoperable) with capacitor not (ferroelectric or dielectric)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 12:00
S20		S15 and (dummy inoperable) with transistor and (ferroelectric or dielectric)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/03 10:29
S21	3	S15 and (dummy inoperable) with transistor not (ferroelectric or dielectric)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 12:01
S23	7	S20 or S21	US-PGPUB; USPAT; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 12:01
S24	3	("5689126" "5946563" "6153476"). PN.	US-PGPUB; USPAT; USOCR	OR	OFF	2006/10/02 12:42

			1		T _	T
S25	0	S24 and (dummy inoperable) with capacitor and (ferroelectric or dielectric)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 12:44
S26	1	S24 and capacitor and (ferroelectric or dielectric)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 12:43
S27	1	S24 and (ferroelectric or dielectric)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 12:43
S28	1	S24 and (dummy inoperable) with capacitor	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 12:44
S29	1	S24 and (dummy inoperable) with transistor and (ferroelectric or dielectric)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 17:39
S30	2	S28 or S29	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 13:06
S31	1	S24 and (dummy inoperable) with transistor and gate same (ferroelectric or dielectric)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 13:03

l					· · · · · · · · · · · · · · · · · · ·	
S32		S24 and ((dummy inoperable) with (gate electrode capacitor transistor)) and ((gate electrode capacitor transistor) same (ferroelectric or dielectric))	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 13:07
S33	1	S24 and ((dummy inoperable) with (gate electrode capacitor transistor)) and ((ferroelectric or dielectric))	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 13:04
S34	3	S24 and ((dummy inoperable) with (gate electrode capacitor transistor))	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 13:15
S35	1	S24 and insulating adj film	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	ON	2006/10/02 13:15
S36 `	1	(US-5430671-\$).did.	USPAT	OR	OFF	2006/10/02 17:38
S37	1	S36 and (dummy inoperable) with (electrode capacitor transistor) and (ferroelectric or dielectric)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 17:49
S40	55	"4873664" and (dummy inoperable) with (electrode capacitor transistor) and (ferroelectric or dielectric)	US-PGPUB; USPAT; USOCR; FPRS; EPO; JPO; DERWENT; IBM_TDB	OR	OFF	2006/10/02 17:49

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

57-180182

(43) Date of publication of application: 06.11.1982

(51)Int.CI.

H01L 29/78

G11C 11/40 H01L 27/10

(21)Application number : **56-065503**

(71)Applicant: FUJITSU LTD

(22)Date of filing:

30.04.1981


(72)Inventor: TSUCHIYA SHINPEI

(54) SEMICONDUCTOR INVOLATILE MEMORY DEVICE

(57)Abstract:

PURPOSE: To enable a single pole power source both to write and erase and the channel mobility to remain high by a method wherein a controlling gate is provided on a ferroelectric insulator film placed on a floating gate and the gate oxide film is thinner over the drain layer than over other parts.

CONSTITUTION: The SiO2 film 4 on a p type Si substrate 1 is approximately 300Å thick over an n+ type drain 3 and approximately 700Å thick over the channel. A polycrystalline Si floating gate 5 is covered with an approximately $1\mu m$ thick BaTiO3 film 9 which in turn is covered with a polycrystalline Si controlling electrode 6. Voltage at the drain 3 is approximately 15V and the gate 6 is grounded at the time of write. The



capacity with which the gate 5 is coupled with the drain 3 being larger than that with the channel, the gate 5 potential approaches that of the drain 3, and the film 9 is applied with approximately 10V causing an inversion throwing the channel into an off state. A 15V potential is applied to the electrode 6 for erasure, which causes the gate 5 potential to approach that of the drain 3. The film 9 is supplied with approximately 10V applied inversely, which causes the channel to be inverted into an on state. Thus, write and erase are performed by using only positive voltages and device integration is effected with ease.

(19) 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報 (A)

昭57—180182

MInt. Cl.3 H 01 L 29/78

H 01 L 27/10

G 11 C 11/40

識別記号 1 0 1

庁内整理番号 7514--5 F 6549-5B

6749-5F

砂公開 昭和57年(1982)11月6日

発明の数 1 審査請求 未請求

(全 3 頁)

〇半導体不揮発性記憶装置

御特

昭56-65503

20出

願 昭56(1981)4月30日

70発明 土屋真平 川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 松岡宏四郎

1. 発明の名称

半導体不揮発性記憶装置

- 2. 特許請求の範囲
 - 1. 一導電型の半導体蓄板と、酸基板に互いに離 隔して設けられた前記基板と逆導電型のソース 及びドレン領域と、歓遊板上の第一層絶縁膜と、 放射象膜上のフローティングゲートと、放フロ ーティングゲート上の第二層絶縁膜と、該第二 **潜絶暴膜上のコントロールゲートとを具備して** なり、該第二層絶縁膜が強勢電体で構成されて おり、この強誘電体の分板の反転により書き込 み、荷去を行なうことを特徴とする単導体不復 条件記憶基層。
 - 2. 第一層絶縁膜がドレン領域上で他部より薄く なっていることを特徴とする特許請求の範囲祭 1 項記載の半導体不積条件記憶整備。
- 3. 祭明の詳細を世界

本発明は強誘電体層を利用した半導体装置、特 に電気的に書き変え可能な半導体不揮発性能健数 置に関する。

従来、半導体不揮発性記憶装置としては、大別 してMNOS 構造の様に昇面のトラップにトンネ ル管流により電荷を出し入れするものと、FAMOS 複造の様にフローティングゲートにホットキャリ アを注入するものとの二種類があった。MNOS 型のものでは20~30A程度のトンネル膜を使 り為、製造が困難であり又配條保持特性が不充分 である。一方、FAMOS構造のものでは、記憶 保持特性は優れているがフローティングゲートへ の電荷住入効率が小さい為に書き込み消去の際に 多大の電流を必要とする。二つの構造の欠点を克 **削する為に、無1回に示すよりを強勢電体を使っ** た半導体不振発性配貸装置が特公昭 5 5 - 3 6 1 9 4 号に排案されている。

以下、側単にとの装置を脱明すると、絶縁ゲー ト世界効果トランジスタの構造であり、1はN型 シリコン基板、2,3はP型のソース、 ドレン 領域、9は1am程度の厚さの強誘電体膜で、例 えばCVD法により被着されたチタン酸パリウム

膜である。6はA4等のゲート金属、7は基板1 と短絡するように形成されたソース電極、8はド レン電衝である。この構造での書き込み前去は次 の様に行なわれる。ゲート電極6に、ソース領域 2 に対して負電圧を印加し、増大して行くと強誘 軍体膜 9 においてドレインの回転が生じ分額が起 ごる。強誘電体のヒステリシス特性の為ゲート電 圧を取り去っても残官分額が存在し、これが半導 体差板表面を反転しソース。ドレン間の導通が保 たれる。この状態を消去する為には、ゲート電極 6 にソース2に対して正の電圧を加える。この電 圧を増加して行くと再度ドダインが反転し、ソー ス、ドレンの導造が断たれる。この様を強篩電体 を使った半導体不揮発性記憶装置では書き込み、 **補去に必要な電流はゲート容量の充電電流のみで** あり、低電流化が計られた。しかしこの構造では、 ゲート電振6 K正、魚の電圧を必要とする為、集 積化に伴い 周辺回路 中電源系が 極めて 複雑化 し笑 用的ではない。又グート絶縁膜が通常のシリコン プロセスで使用するジリコン熱酸化膜ではない為。 基板表面のチャネルモビリティーを高く保つことが が困難である。

それ故、本発明は強誘電体を使った半導体不加 発性配修夢聞において、書き込み/俏去を単極性 の電源で行なわしめ、かつチャネルモビリティー を通常のMOSプロセスによる素子と同程度に保 つことが可能な新規な構造を提案するものである。 以下本発明実施例につき説明する。第2回は本発 男による第一の実施例の構造断面図である。1は P型シリコン基板、2,3はn型のソース。ドレ ン領域、9は1μm程度の厚さの強誘電体膜で、 例えばCVD法により被潛されたチョン酸パリウ ムから成る。6はポリシコン等から成るゲート電 ... 極、1はソース電板、8はドレン電板、5はポリ シリコン等から成るフローティングゲート、4は シリコン酸化膜であり、チャネル部上の膜厚は約 700Å、ドレン上では約300Åの膜厚を持っ ている。

次に本実施例の不揮発性記憶装置の動作につき 説明する。書き込みの際にはドレン3に15V程

笛の軍圧を印加し、ゲート 6 は接地電位にしてお く。フローティングゲート5はドレイ3との間の 容量結合をチャネル部よりも大きくしている為、 ドレン3の電位に近づき、約10V程度になる。 この為強勝電体9 には10 V 程度の電圧が印加さ れドメインの反転が起き、チャネルはオフとたる。 一方消去の際ドはドレン3を接地電位ド保ち、ゲ ート6に15V容度の電圧を印加する。書き込み と同様、フローティングゲート5の電位はドレン 電位に近づきほぼ5V租度となる。この為強誘電 体 9 にはほぼ 1 0 Vの、書を込みの原と逆向きの 電圧が印加されドメインが反転しチャネルはオン となる。この様に、正電圧のみで書き込み消去が 可能になり、容易に集積化をはかることが出来る。 又、チャネル上の絶象膜はシリコン酸化膜である 為ティネルモビリティーの低下は起らず、高速の 説出しが可能である。第3回は本発明による他の 実施例の構造断面図である。各部の名称及び動作 は第2回の構造と向じてあり、フローティングゲ ート5とドレン3との間の重なり部の対向面積を

増すことによって、ドレン 5 との間の容量結合を 増している

4. 図面の簡単な説明

第1回口従来標造の強誘電体を利用した半退体不 不揮発性配像装置の構造断面図。

第2回は本発明による第一の実施例の、強誘軍体を利用した半導体不揮発性配情装置の構造所面 励品

第3日本発明による第二の実施例の、強誘領 体を利用した半導体不揮発性記憶装置の構造断面 ▩.

2,3……ソース,ドレイン領域、4……シリコン酸化膜、5……フローティングゲート、6……コントロールゲート、9……強誘電体膜。

代理人 弁理士 松 阁 宏四郎



